基于FPGA的移位寄存器流水线结构FFT处理器设计与实现‘鸭脖娱乐APP’
作者:鸭脖下载 发布时间:2021-07-23 01:09
本文摘要:章节 较慢傅里叶转换(FFT)在雷达、通信和电子对抗等领域有广泛应用。近年来现场可编程门阵列(FPGA)的飞速发展,与DSP技术比起,由于其分段信号处理结构,使得FPGA需要很好地限于于高速信号处理系统。 由于Altera等公司研制的FFTIP核,价钱便宜,不合适大规模应用于,在特定领域中,设计适合于自己领域必须的FFT处理器是更为实际的自由选择。

鸭脖下载

章节  较慢傅里叶转换(FFT)在雷达、通信和电子对抗等领域有广泛应用。近年来现场可编程门阵列(FPGA)的飞速发展,与DSP技术比起,由于其分段信号处理结构,使得FPGA需要很好地限于于高速信号处理系统。

由于Altera等公司研制的FFTIP核,价钱便宜,不合适大规模应用于,在特定领域中,设计适合于自己领域必须的FFT处理器是更为实际的自由选择。  本文设计的FFT处理器,基于FPGA技术,由于使用移位寄存器流水线结构,构建了两路数据的同时输出,比起传统的级联结构,提升了蝶形运算单元的运算效率,增大了输入延时,减少了芯片资源的用于。在OFDM系统的实际应用于中,因它可以使用较慢傅里叶转换,能方便快捷地构建调制和调制,故融合MIMO技术,设计的FFT处理器结构,可以很好地应用于2根天线的MIMO-OFDM系统中。

  1FFT处置的应用于及DIFFFT算法原理  图1得出一个2根天线MIMO-OFDM系统中FFT的用于。较慢傅里叶转换算法基本上分成两大类:时域提取(DIT)和频域提取(DIF),这里设计的FFT处理器使用恩-2DIF算法。    对于N点序列x(N),其傅里叶转换    将x(n)分为上、下两部分,得:    这样将两个N点的DFT分为两个N/2点的DFT,分的方法是将x(k)按序号k的奇、极分离。通过这种方式之后分下去,直到获得两点的DFT。

使用DIF方法设计的FFT,其输出是正序,输入是按照奇偶分离的倒序。  2移位寄存器流水线结构的FFT  在传统流水线结构的FFT中,必须将全部数据输出寄存器后,可开始蝶形运算。

鸭脖下载

在基-2DIF算法中可以找到,当前N/2个数据转入寄存器后,运算之后可以开始,此后转入的第N/2+1个数据与寄存器第一个数据展开蝶形运算,以此类推。  由于使用频域提取法,不必须对输出的数据展开倒序处置,修改了地址掌控,这样,可以使用移位寄存器的方式,依序将前N/2个数据迁移移位寄存器,在N/2+l时刻,第一个数据移入移位寄存器,参予运算。相对于传统的RAM读取方式,使用移位寄存器存储结构综合后的仅次于工作频率为500MHz,远大于RAM方式的166MHz。

  当移位寄存器陆续有数据移入时,在移位寄存器中不会经常出现空白位。此时,引进第二路数据,在第一路数据依序移入展开蝶算时,第二路数据依序补足到移位寄存器的空白位中,为运算做到打算。

通过这样一种类似于乒乓操作者的结构,可以使蝶形运算模块中的数据不间断地输出,运算效率超过100%。不同于传统的乒乓操作者结构,由于用于移位寄存器,不必须两块RAM,可以省掉一半的寄存器。

图2为256点FFT处理器的第一级结构。    基于上述基本原理,将这种移位寄存器结构扩展到整个FFT系统的各级,可以找到各级用于的移位寄存器数量是递增的。现用于一个8点结构来展开解释。

  如图3右图,数据由输出l和输出2转入第一级。通过电源展开选通掌控。

由于是N=8的运算,所以各级分别重新加入4级、2级和1级的移位寄存器。    分两路来解释运算过程:  将K1碰到方位①,第一路数据转入移位寄存器,待第一路的前4个数据现金4级移位寄存器后,第一路转入的第5个数据与移位寄存器移入的第1个数据展开蝶形运算。  由于输入结果有上下两路,第二级是一个四点的DFT,所以对于上路的输入结果x0(0)+x0(4)类似于第一级,必要现金下一级寄存器,为四点运算做到打算,下路的输入,再行现金本级2级移位寄存器中,等到上路的四点运算开始,第二级的移位寄存器有空白位时,迁移第二级,为下路的四点运算做到打算。

所以第一级蝶形运算上路输入前N/4=2个转入下一级寄存器,下路输入的数据依序现金本级移位寄存器中。  当第一级的输入前N/4=2个数据x0(0)+x0(4)和x0(1)+x0(5)现金第二级移位寄存器时,运算之后可以开始,这时电源K2碰到方位②,此时第一级上路输入的数据x0(2)+x0(6),即第一级上路输入的第三个数据与第二级移位寄存器移入的第一个数据,即x0(O)+x0(4)展开蝶形运算,输入的第四个数据x0(3)+x0(7)与x0(1)+x0(5)展开蝶算。在这个运算过程中,第一级的2级移位寄存器移入数据依序移位现金到第二级的移位寄存器产生的空白位中。

  两个时钟后,第一级上路输入的四个数据已完成了蝶形运算,K2碰到方位①,在接下来的两个时钟里,第一级中2级移位寄存器的输入依序与此时第二级中2级移位寄存器的输入数据展开蝶形运算,即与,与已完成第一级下路输入的四个数据的蝶形运算。  此时,第一路在第一级运算后的输入数据,在第二级已完成了全部的蝶形运算。

第二级的输入结果同第一级一样,蝶形运算的上路输入前N/8=1个转入下一级寄存器,后一个数据必要转入后一级展开碟算,下路输入的数据现金本级移位寄存器中。  第三级的运算与第二级和第一级类似于,即迁移1级寄存器的数据与其后一个数据展开碟算,同时使前一级寄存器的输入数据转入后一级寄存器的空白位中,然后电源打到方位②,对下路输入数据展开碟算。  对于第二路数据,通过电源掌控,在第二级中,待第一路第一级下路输入数据展开蝶形运算时,迁移寄存器的空白位,为运算做到打算,由于前级运算周期是后级运周期的两倍,对于第二级碟算模块而言,数据依然是不间断输出的。通过这样两路数据的交错运算和存储,构建乒乓操作者,从而提升了蝶形运算模块的运算效率。

鸭脖娱乐APP

图4是256点FFT的明确运算输出和输入时序图。对于只有一路数据的应用于场合,可以在前级重新加入,门控电源和数据缓冲寄存器分为两路数据,构建一路数据的不间断读取。    由于使用移位寄存器结梅,各级寄存器用于的数量都是相同的,即为N/2+N/4。

其中,N为该级DFT运算的点数,各级用于的移位寄存器深度逐层递增,从而大大降低了寄存器的用于数量。  此外,由于各级结构相同,所以大点数FFT只是小点数FFT基础上级数的减少,而且由于移位寄存器的输入相对于RAM而言不必须简单的地址掌控,所以这种结构的FFT处理器具备十分好的可扩展性。


本文关键词:基于,FPGA,的,移位,寄存器,鸭脖下载,流水线,结构,FFT

本文来源:鸭脖娱乐APP-www.6363366.com

电话
082-758143008